二进制解码器的类型,应用程序

基本上,解码器是一种组合逻辑电路,将编码输入转换为编码输出,只要两者是不同的。解码器的意思是将编码信息从一种格式转换成另一种格式。所以输入代码通常比输出码字有更少的位。

数字解码器将一组数字信号转换成相应的十进制码。在使用编码器之前,解码器也是最常用的电路。编码后的数据被解码为用户界面的大多数输出设备,如监视器,计算器显示器,打印机等,一旦信息被编码器编码。在本文中,我们将研究不同类型的二进制译码器。

二进制解码器

二进制译码器是一种多输入、多输出组合电路,它将n个输入行的二进制代码转换为2n个输出代码中的1个。当需要根据n位输入值激活2n输出中的一个时,可以使用这些参数。

下图显示了二进制解码器的一般结构,在n个输入行接受编码信息,在2n个可能的输出行产生输出。

通常,解码器提供使能输入,以便根据数据输入激活已解码的输出。例如,对于BCD码,从0000到1001的4位组合足以表示十进制数字0到9。

二进制译码器的框图

根据输入行数的不同,二进制代码的输入可以是2位、3位或4位代码。当2n行可用时,它通过在接收n个输入时取消激活(使逻辑为0)所有其他输入来激活它的输出之一。

通常输出代码中的位数大于输入代码中的位数。最常用的实用二进制解码器是2- 4解码器,3- 8解码器和4- 16行二进制解码器。

回到顶部

2到4二进制译码器

在2- 4二进制解码器中,两个输入被解码成四个输出,因此它由两个输入行和4个输出行组成。在任何时候,只有一个输出是有效的,而其他输出保持在逻辑0,并且保持有效或高的输出是由两个二进制输入A和B决定的。

2到4二进制解码器

下图显示了2到4解码器的真值表。对于给定的输入,如果使能输入EN是高有效的(EN = 1),输出Y0到Y3是高有效的。当输入a和B都是低的(或a = B= 0),输出Y0是有效的或高,所有其他输出都是低的。

当A = 0和B = 1时,输出Y1将被激活,当A = 1和B = 0时,输出Y2将被激活。当两个输入都很高时,输出Y3也会很高。如果使能位为零,那么所有输出将被设置为零。输入和输出之间的关系在下面的真值表中清楚地说明。

真值表2 - 4二进制解码器

从上面的真值表中,我们可以得到每个输出的布尔表达式为

表达式

这些表达式可以通过使用基本逻辑门来实现。因此,下面给出了2到4行译码器的逻辑电路设计,该译码器采用NOT和and门实现。两个非门或逆变器提供输入的补充。

当EN= 0时,所有输出都是零,如果EN=1(取决于输入A和B),输出就会产生。每个输出代表两个输入变量中的一个项。

2到4二进制解码器逻辑图

也有可能设计2到4解码器使用NAND门如下图和真值表。这是用最大项作为输出的原则构造的。为了产生该模块,我们必须使用与非门作为逆变器。如果两个输入都是零(A = B= 0),那么Y0就是零,如果A = 0 B= 1,那么Y1就是1,以此类推。

因此,在给定的时间内,对于任何输入组合,只有一个输出是低的,所有其他输出都是高的。这种类型的解码器可在IC形式,使3至8,4至16,和5至32解码器还可以根据应用需求。

回到顶部

3-to-8译码器

在3到8解码器中,3个输入被解码成8个输出。它有3个输入,A B C从Y0到Y7有8个输出。基于这三个输入的组合,8个输出中只有一个被选择。

真值表2 - 4二进制解码器

3到8二进制解码器

下图显示了3到8解码器的真值表。提供使能输入来激活解码输出取决于输入组合A、B和C。假设A = B=1和C= 0,那么输出Y6是1,所有其他输出是零。所以从真值表中,minterms表示每个输出方程,给出如下

经验值

3到8二进制解码器真值表

利用上述各输出项的最小项表达式,可以用3个NOT门和8个and门实现3- 8译码器电路。每个NOT门提供输入的补码,and门生成其中一个中项。

激活解码输出取决于输入数据。这个解码器的逻辑图如下所示。

对于一个特定的输入组合,8个输出中只有一个是高的,这就是为什么这个解码器也称为1- 8解码器。假设,当ABC = 011时,只有AND门4的所有输入都是高的,因此Y3是高的。

同样,在输入时的3位二进制数在输出时被转换为8位(相当于八进制),这就是方法;它也被称为二进制到八进制译码器

3至8位二进制解码器逻辑图

也可以用最大项表示每个输出方程。在这种情况下,与最小项电路相比,在逻辑电路中进行反相运算。下图是使用与非门的3到8行译码器的真值表。表中的每个输出都给出了一个最大项表示。

在一个给定的时间,只有一个输出是低的,所有其他输出将是高的。例如,当A=B= 1, C=0时,输出Y6为零,其他输出均为高,如下图所示。

3到8二进制解码器使用NAND门

由上表可知,3到8行译码器采用3个非门和3个非门。如下图所示,非门产生输入的补码,而非门产生每个输出的最大项。

3到8二进制解码器逻辑图使用与非门

回到顶部

日译码器

一个4到16的解码器由4个输入和16个输出组成。与上面讨论的所有解码器类似,在给定的时间内,也只有一个输出是低的,所有其他输出都是高的(使用maxterm)。

这类解码器的真值表如下所示。如果这个解码器的输入是1000,那么输出Y8将是低的,所有其他输出将是高的,如图所示。这对于所有的输入组合都是如此。

4到16解码器真值表1

由上述真值表可知,4到16码译码器可由4个非门和16个译码与非门实现。为了解码所有可能的4位输入组合,需要16个(24 = 16)解码门。

需要注意的是,所有的与非门都在这个电路上实现,产生如图所示的有源低输出。

因为它根据特定的输入组合从16个输出中选择一个,所以这些解码器也称为1-of-16解码器。其输出也以十六进制数字系统表示,这种类型的解码器也称为二进制到十六进制解码器。

4 ~ 16解码器逻辑图

通过使用解码器的启用输入,可以组合或级联两个或多个解码器以产生具有更多输入位的解码器。下图给出了两个3到8行译码器的级联组合。由A、B、C、Enable E 4路输入和16路Y0 ~ Y7输出组成。

其中一个输入变量被用作第一个3到4解码器的启用输入,这个相同的输入被补充并连接为第二个解码器的启用输入。要启用的解码器由最重要的输入变量决定,其他输入变量被提供给每个解码器。

当启用输入为零时,则启用顶部解码器而禁用其他解码器。然后,最上面的8个解码器输出产生minterm 0000到0111。同样,当enable为1时,启用较低的解码器,禁用较高的解码器。因此,底部解码器输出产生从1000到1111的分钟数。

4 ~ 16解码器使用3 ~ 8解码器

回到顶部

解码器的应用

解码器广泛应用于只有在特定输入电平组合出现时才激活特定输出或输出组的应用中。这些输入电平通常由寄存器或计数器的输出提供。

当计数器或寄存器连续脉冲解码器输入时,输出将按顺序被激活。这些输出可作为序列信号或定时信号,用于在特定时间切换设备。

二进制到十进制解码器

解码器用于获得与特定输入组合相对应的十进制数字。一个BCD数需要4个二进制数字来表示0到9个十进制数字,因此它由4行输入组成。由10行输出组成,对应0 ~ 9位十进制数字。T

这种类型的解码器也称为1到10解码器。对于特定的输入组合,输出将被激活,对应于输入组合的十进制等效值。

地址解码器

在它的许多用途中,解码器被广泛用于解码计算机存储系统中的特定内存位置。解码器接受由CPU产生的地址码,这是内存中特定位置的地址位的组合。

在一个存储系统中,有几个存储集成电路组合在一起,每一个都有其独特的地址,以区别于其他存储位置。

在这种情况下,在存储IC电路中内置的解码器被用来通过解码系统地址的最有效位来选择响应一系列地址的存储IC,从而选择特定的存储位置或IC。

在更复杂的存储系统中,存储ic或芯片被安排在多个银行中。当微处理器想要一次访问一个或多个字节时,必须同时或单独地选择这些行。

在这种情况下,必须激活多个解码器。为此,使用级联解码器或最常见的解码器被可编程逻辑设备取代。

指令译码器

解码器的另一个应用可以在中央处理单元的控制单元中找到。这个解码器用于解码程序指令,以激活特定的控制线,以便在CPU的ALU中执行不同的操作。

回到顶部

4的反应

  1. 谢谢!
    我在Hutton32 JVN细胞自动亚博最新官网网址机中设计一些电子产品。这篇文章完全解决了我的问题,如何从BIN>BCD转换器输出数据到7段。

留下一个回复

您的电子邮件地址将不会被公布。必填字段被标记