数字秒表电路

本文介绍了一种数字秒表电路的原理、设计和工作原理。一个数字秒表可以是一个电路显示实际时间的分,小时和秒或一个电路显示时钟脉冲的数量。这里我们设计了第二种类型,其中电路显示计数从0到59,代表60秒的时间间隔。换句话说,这里电路只显示秒的时间。这是一个简单的电路,由一个555定时器产生时钟脉冲和两个计数器ic进行计数操作。

数字秒表电路原理:

该电路基于同步级联的二级计数器工作原理。这个想法是显示从0到59的时钟脉冲计数,代表一个60秒的时间间隔。这是通过使用一个555定时器IC连接在不稳定模式产生1秒间隔的时钟脉冲。第一个计数器从0计数到9,每当第一个计数器的计数值达到9时,第二个计数器就开始计数操作。级联格式连接的计数器ic和每个计数器输出连接BCD到7段解码器用于驱动7段显示器。

数字秒表电路图:

数字秒表计数器电路图
数字秒表电路图

数字秒表电路设计:

设计的第一部分涉及设计稳定多谐振荡器安排555定时器.这里要求的时间周期是1秒。根据输出信号的频率f = 1.44/ (Ra+Rb) C,我们可以计算出C的值,假设Ra和Rb的值在10K左右。这里我们有一个100uF的电解质电容器。

设计的第二部分是将两个计数器IC - 4510以同步级联方式连接起来。这是通过将计数器ic的时钟引脚连接到555定时器的输出来实现的,从而产生并行时钟输入信号。其中一个IC的进位引脚与另一个IC的进位引脚相连。

由于我们的关注,一旦第一个计数器达到9的计数值,我们就会开始第二个计数器,我们通过设计简单的组合逻辑电路来完成此操作。从反击真实表中召回,对于9时钟脉冲计数为9,相应的二进制计数或计数器输出信号的状态为1001.换句话说,计数9,Q1和Q4处于高逻辑信号。在这里,我们使用的是并且栅极IC 7408,其输入连接到第一计数器的引脚Q1和Q4和输出连接到第二计数器的U / D引脚。

这里我们的要求是显示时钟脉冲直到计数60。这可以通过确保当计数达到5时第二个计数器重置来实现。我们再次通过设计一个简单的逻辑电路,由另一个和门IC组成,其输入连接到第二个计数器的引脚Q3和Q2。

第三部分是显示电路的设计。这是通过连接每个计数器IC的输出到输入的BCD到7段解码器。每个解码器ic 4511的输出连接到7段显示。

数字秒表电路工作原理:

一旦常开开关改变为关闭位置,电路操作就开始。计时器555以频繁的间隔产生高信号,导致振荡信号,其频率基于两个电阻器和充电电容器的值。换句话说,计时器555 IC产生所需时间段的时钟脉冲。该时钟信号被馈送到BCD计数器CD4510的两级布置。IC CD4510由四个同步的D-触发器组成,它们连接在一起以实现计数操作。时钟脉冲由两个CD4510计数器的两个级同步级联布置计数。随着IC U3接收时钟脉冲,它开始计算0到9.一旦计数达到9,AND门IC U4A产生高逻辑输出,其被馈送到IC U2的U / D引脚。IC U2开始计数操作。IC U2继续其计数操作,并且每次U3都达到其最终计数。然而,一旦IC U2计数达到6的计数,RESET引脚被AND栅极U5B设置为高电平。 The count is displayed on the 7 segment displays driven by the BCD to 7 segment decoders CD4511. The circuit thus displays the clock pulses from 0 to 60.

数字秒表应用程序:

  1. 这个电路可以作为智力竞赛的一个指标。

数字秒表限制:

  1. 该电路不显示实际时间,而是时钟脉冲的计数。
  2. 由于传播延迟,使用数字计数器芯片在整个操作过程中产生一个时间延迟。
  3. 这是一个理论上的电路,可能需要改变。

5的反应

  1. 看在你们的份上!
    组件列表如下:
    U5B, U4A (IC 7408和栅极IC)
    U1(IC 55计时器)
    U2, u3 (ic 4510)
    U6、u7 (ic 4511)
    U8、U9(7段阴极)

发表评论

您的电子邮件地址将不会被公布。必填字段被标记