半加法器和完整的加法器电路

在本教程中,我们将了解有两个重要组合逻辑电路,称为半加法器和全加亚博彩票下载法器电路。它们是二进制算术电路的基本构建块(执行添加,减法,乘法和划分的电路)。让我们专注于使用半加法器和完整的加法器电路,他们的布尔表达式以及使用不同逻辑门的硬件设计的二进制添加。

介绍

加法器是数字电路,执行数字的增加。添加剂是任何CPU内部算术逻辑单元(ALU)的关键组成部分。可以为大多数二进制编码十进制(BDC),超出-3,灰色代码,二进制等的大多数数字表示构造添加剂。

在这些中,二进制添加是大多数常见加法器的最常用的任务。除了另外,添加剂也用于特定数字应用,如表索引计算,地址解码等。

二进制另外类似于小数加法。添加数字的第一个数字,如果计数超过二进制2,则将“1”携带到下一行。一些基本的二进制添加如下所示。

简单二进制

执行简单二进制添加的加法器必须具有两个输入(引导和附加品)和两个输出(SUM和CALLES)。执行上述任务的设备称为半加法器。完整的加法器是另一个电路,可以添加三个数字(来自数字的两个位,一个携带比例从上一个总和)。

半加法器

半加法器是一个组合电路,执行两个单位二进制数的简单添加,并产生2位数。结果的LSB是总和(通常表示为总和或s0.或σ.0.)和MSB是携带(通常代表为C.出去)。

半加法器的框图如下所示。

半加法器的示意图

这里,'a'和'b'表示必须添加的输入两位,输出为“sum”并“携带”。

半加法器真相表

如果我们假设A和B作为要执行的两个比特,则具有A,B作为输入和总和的半加法器的真实表可以如下列为输出。

输入 输出
一种 B. 携带
0. 0. 0. 0.
0. 1 1 0.
1 0. 1 0.
1 1 0. 1

如果您观察到真相表,则上面执行的二进制添加的总和输出类似于EX-OR操作的总和,而携带输出类似于AN and操作。可以通过Karnaugh地图的帮助来验证相同的验证。

总和输出的真实表和k映射表示如下所示。

一种 B.
0. 0. 0.
0. 1 1
1 0. 1
1 1 0.

半加法器 -  Sum-Karnaugh-Map

我们可以派生总和的布尔表达式如下:

和=一个B.+一种B.

总和= a⊕b

因此,总和的逻辑图如下所示。

SENFEAT-PROJECT4.

真值表和K Map carry化简如下图所示。

一种 B. 携带
0. 0. 0.
0. 1 0.
1 0. 0.
1 1 1

半adder-carry-k-map

我们可以派遣携带的布尔表达如下:

携带= a b

携带的逻辑图如下所示。

携带使用和门的逻辑图

如果A和B是半加法器的二进制输入,则计算SUM S的逻辑功能是EX - 或A和B的逻辑功能和计算携带C的逻辑功能是A和B.组合这两个,逻辑电路实施半加法器的组合电路如下所示。

半加法器逻辑图

正如我们所知,NAND和NOR称为通用栅极,因为可以使用这两个来实现任何逻辑系统。还可以使用它们来实现半加法器电路。我们知道半加法电路有一个EX或门和一个和一个门。

使用NAND门的半加法器

需要五个NAND门,以设计半加法器。使用NAND门实现半加法器的电路如下所示。

使用NAND门实现半加法器

还有一个想法亚博彩票下载如何使用NAND门构建或,而不是盖茨

半加法器使用或门

需要五个或门,以设计半加法器。使用或门实现半加法器的电路如下所示

半加法器使用或门

半加法器的局限性

这些简单二进制加法器称为半加法器的原因是它们没有范围从前一位添加携带位。这是一半加法器用作二进制加法器时的一个主要限制,特别是在涉及添加多个比特的实时场景中。为了克服这种限制,开发了完整的加法器。

完整的加法器

完整加法器是组合逻辑电路,其在两位数字上执行二进制添加。与半加法器相比,全加入者很复杂,难以实施。

完整加法器是一种数字电路,用于计算三个二进制位的总和,这是该Adder之间的主要区别。三个比特中的两个与之前的相同,是一个,增强位和B,附加位。附加的第三位与前一级携带位,并且称为随身携带,通常由C表示。它计算三个位的总和,包括携带。输出携带被称为执行,由C表示出去

有a, B和C的全加法器的框图作为输入和s,c出去由于输出如下所示

完整加法器的示意图

完整的加法器真理表

全加法器的真值表如下所示。

输入 输出
一种 B. C C出去
0. 0. 0. 0. 0.
0. 0. 1 1 0.
0. 1 0. 1 0.
0. 1 1 0. 1
1 0. 0. 1 0.
1 0. 1 0. 1
1 1 0. 0. 1
1 1 1 1 1

基于真相表,布尔函数用于总和和执行(C出去)可以使用k-map导出。
完整加法器的总和输出的K-MAP如下所示:

全adder-sum-k-map

使用真相和上述k映射,可以派生完整加法器的Sum的Buolean表达式:

S =一种B.C+一种B.C+ A.B.C+ a b c

从上面的布尔表达式中,我们可以说,可以使用四个3输入和栅极,三个不栅极和一个4输入或门来实现完整加法器的总和输出。以下图像显示了完整加法器的SUM输出的逻辑图。

全加法 - 总和逻辑电路

携带输出的k图(c出去)完整加法器如下所示:

全adder-carry-k-map

C的简化布尔方程出去是:

C出去=一个b + a c+ B C.

从上面的布尔表达式中,我们可以说,可以使用三个2输入和栅极和一个3输入或门来实现完整加法器的携带输出。以下图像显示了携带输出的逻辑图(C出去)一个完整的加法器。

全加法 - 携带逻辑电路

使用半加法器的完整加法器

可以通过逻辑连接两个半加加法器来形成完整的加法器。以下是框图,该框图显示使用两个半加法器的完整加法器的实现。

FA使用HA块图
我们知道S和C的等式出去从早期计算的完整加法器为:

S =一种B.C+一种B.C+ A.B.C+ a b c

C出去=一个b + a c+ B C.

我们可以按如下方式重写等式:

S =一种B.C+一种B.C+ A.B.C+ a b c

= C.一种B.+ a b)+C一种B + A.B.

= C.(a前不b)+C(a前或b)

= C.(一种b)+C(a⊕b)

因此,s = c⊕(a⊕b)

同样,我们可以重写C出去如下:

C出去=一个b + a c+ B C.

=一个b + a c+ B C.(A +一种

=一个b + a c+ a b c+一种B C

= a b(1 + c)+一个c+一种B C

=一个b + a c+一种B C

=一个b + a c(b +B.)+一种B C

= A B + A B C.+ A.B.C+一种B C

= a b(1 + c)+ C.(一种B.+一种b)

=一个b + c(一种B.+一种b)

=一个b + c(a前或b)

因此,C出去=一个b + c(a⊕b)

基于上述两个方程,可以使用两个半加法器和A或门来实现全加法器电路。使用两个半加法器的完整加法器的实现在下面显示。

用2个半加加法器实施完整加法器

使用NAND Gates的完整加法器

如前所述,NAND门是通用门之一,并且可用于实现任何逻辑设计。仅使用NAND门的全加法器电路如下所示。

使用NAND Gates的完整加法器

全加法器是一个简单的1位加法器。如果我们想要执行n位的加法,那么我们需要n个1位的全加法器以级联的形式使用。

结论

半加法器和全加法器电路的完整教程。你学习了如何实现半加法器电路,它的布尔方程,逻辑电路,也设计了半加法器使用与非门,全加法器电路,它的布尔表达式,逻辑电路,和实现全加法器使用半加法器。

12回应

  1. s = a̅b̅cin + a̅bc̅in + abcin方程不正确,
    s = s =a∈B̅CIN+ a̅bc̅in + abcin + ab̅c̅in ock ock ock ock,我们将得到
    S = CIN(a̅b̅+ ab)+ c̅(a≠b + a b̅)

    1. 我们在其他方法中使用01 11 10我们使用BAR B和B BAR A AND AB AB BAR,因此它易于定义和易于理解

留下一个回复

您的电子邮件地址不会被公开。必需的地方已做标记*