时序电路基础知识

在本教程中，我们将学习顺序电路，什么是顺序逻辑，顺序电路与组合电亚博彩票下载路有何不同，顺序电路的不同类型，一些重要的顺序电路基础知识等等。

组合逻辑和顺序逻辑是数字系统设计的基本组成部分。组合电路包括多路复用器、解复用器、编码器、解码器等，而顺序电路包括锁存器、触发器、计数器、寄存器等。

要了解更多顺序逻辑的基础知识和它的所有亚博彩票下载元素，如时钟，触发，同步，异步电路等，继续阅读以下教程。

介绍

时序逻辑电路,它的输出不仅取决于输入的现值,也上的输入信号值(值)的历史与组合电路,输出只取决于当前的输入值,在任何瞬间的时间。时序电路可以看作是与反馈电路相结合的电路。顺序电路使用像触发器这样的记忆元件作为反馈电路来存储过去的值。顺序逻辑的框图如下所示。

时序逻辑电路用于构造有限状态机，它是所有数字电路和存储器电路中的基本构造块。基本上，实际数字设备中的所有电路都是组合逻辑电路和时序逻辑电路的混合体。

例子：

通常，我们在日常生活中会遇到很多计数器来计算物体的数量。例如，计算进入或离开礼堂的观众数量，或者计算停车的车辆数量。在这种情况下，当任何人进入礼堂时，计数器将根据其现值增加其值。类似地，它根据之前的值和现在的值递减。因此Counter保留计数器的当前状态以执行下一个操作。

这与时序电路类似，时序电路根据先前和当前信号改变其状态。

回到顶部

组合电路vs时序电路

组合电路	时序电路
产出只取决于投入的现值。	输出取决于输入的当前和以前状态值
这些电路没有任何存储器，因为它们的输出随着输入值的变化而变化。	时序电路具有某种类型的存储器，因为它们的输出根据以前和现在的值而变化。
没有任何反馈。	在顺序电路中，输出作为反馈路径连接到它。
用于基本布尔运算。	用于存储设备的设计。
实现于：半加器电路、全加器电路、多路复用器、解复用器、解码器和编码器。	实现于:RAM，寄存器，计数器和其他状态保持机器。

回到顶部

C顺序电路中的锁定信号

时钟信号在时序电路中起着至关重要的作用。时钟是一种信号，它在逻辑电平0和逻辑电平1之间反复振荡。恒频方波是最常见的时钟信号形式。时钟信号有“边缘”。这些是时钟从0变为1（正边缘）或从1变为0（负边缘）的时刻。

时钟信号控制时序电路的输出，它决定了存储元件何时以及如何改变它们的输出。如果时序电路没有任何时钟信号作为输入，电路的输出将随机变化。这样它们就不能保持状态直到下一个输入信号到达。但是具有时钟输入的时序电路将保持它的状态，直到下一个时钟边出现。

回到顶部

时序电路的分类

根据时钟信号的输入，时序电路分为两类。

• 同步时序电路
• 异步时序电路

同步时序电路

定义:

在同步顺序电路中，输出依赖于时钟实例中输入的现在和以前的状态。电路使用一个存储元件来存储先前的状态。这些电路中的存储元件将具有时钟。所有这些时钟信号都是由同一个时钟信号驱动的。

• 使用时钟信号，所有存储元件的状态都会发生变化。
• 这些电路比异步电路慢一点，因为它们等待下一个时钟脉冲到达以执行下一个操作。
• 这些电路可以是时钟的，也可以是脉冲的。
• 在输入端使用时钟脉冲的同步时序电路称为时钟时序电路。他们非常稳定。
• 使用脉冲改变其状态的顺序电路被称为脉冲或非时钟顺序电路。

我们使用同步时序电路??

•用于MOORE-MEALY状态管理机的设计。

•它们被用于同步计数器、触发器等。

回到顶部

同步时序电路的局限性

• 同步时序电路中的所有触发器都必须连接到时钟信号上。时钟信号是频率非常高的信号，时钟分布消耗和耗散了大量的热量。
• 关键路径或最慢路径决定最大可能的时钟频率。因此，它们比异步电路慢。

异步时序电路

释义

不按时钟信号工作的时序电路称为“异步时序电路”。

• 当输入信号发生变化时，这些电路将立即改变它们的状态。
• 电路的行为是由信号在任何时刻和输入信号变化的顺序所决定的。

• 它们不是在脉冲模式下工作。
• 它们具有更好的性能，但由于时间问题而难以设计。
• 当我们需要低功耗操作时，我们通常使用异步电路。
• 它们比同步时序电路更快，因为它们不需要等待任何时钟信号。

我们使用异步顺序电路??

当操作速度很重要时，就会用到这些。由于它们独立于内部时钟脉冲，因此操作迅速。所以它们被用于快速响应电路。

• 用于具有各自独立时钟的两个单位之间的通信。
• 当我们需要更好的外部输入处理时使用。

异步时序电路的局限性

• 异步时序电路的设计比较困难。
• 虽然它们的性能更快，但它们的产量是不确定的。

回到顶部

时序电路中的反馈

组合电路不需要任何反馈，因为输出完全依赖于输入的当前值。但对于时序电路，输出取决于输入的过去值和当前值。为了像触发器一样包含存储元件，必须在电路中引入反馈。例如，考虑一个简单的反馈电路，如下所示。

我f0是逆变器的输入，这个0会传播，输出是1。这个1被反馈为输入。这个1会传播，输出是0。这个过程重复，结果是输出在0和1之间的连续振荡。在这个场景中没有稳定状态。

现在考虑如下两个逆变器连接的例子。

在这里，两个逆变器背对背连接，第二逆变器的输出反馈到第一逆变器的输入。如果0是一个实例中第一个逆变器的输入，它通过第一个逆变器传播，输出为1。这个1是第二逆变器的输入并通过它传播。第二逆变器的输出为0，反馈给第一逆变器。但是第一逆变器的输入已经是0，因此没有发生变化。这个电路被称为稳定电路。当第一逆变器的输入为1时，可获得另一稳定状态。

回到顶部

门锁和人字拖

门闩

锁存器是时序电路中的基本构成元件。锁存器没有任何时钟信号，即它们是异步时序电路。

•闩锁由静态门组成。
•Latch是一种双稳态多谐振荡器，即它有两种稳定状态，并且可以在这些状态之间切换。
•锁存器将有一个来自输出的反馈路径。因此，它们在任何时刻使用输入信号的先前和现在的状态来改变其输出。
•当使能时，锁存器的输出持续地受到其输入的影响，即当输入改变时，输出立即改变。当禁用时，锁存器的状态保持不变，即它记住以前的值。时钟或使能信号用作控制信号。
•闩锁连续检查所有的输入，相应的，它改变其输出时，启用。
示例：S-R闩锁是简单闩锁的示例。

示例：S-R闩锁是简单闩锁的示例。

人字拖鞋

触发器也是同步时序电路的组成部分。它有两个稳定状态。它能存储一位信息。触发器将有一个时钟信号。它们的状态随时钟脉冲的变化而变化。这些设备将有两个状态和一个反馈路径。

• 触发器是边缘敏感的。当时钟信号从低到高或从高到低发生转换时，它们将改变自己的状态。
• 在时钟信号从0到1或1到0的转换之后，即当时钟处于常量0或1时，即使输入发生变化，这种状态也保持不变。

例子：J-K触发器。

笔记：闩锁和触发器之间的唯一区别是闩锁对控制信号（时钟或启用）具有电平敏感性，而触发器对控制信号（通常为时钟）具有边缘敏感性。

触发

释义
触发器输出的变化可以通过在输入信号中引入一个微小的变化来实现。这个小小的改变可以借助时钟脉冲来完成。这个时钟脉冲被称为触发脉冲。

触发器被称为“触发”，当一个触发脉冲被应用到输入端，从而改变输出端时。触发器是寄存器和计数器中的基本组件，以多位数字的形式存储数据。多个触发器连接形成一个时序电路，所有这些触发器都需要触发脉冲。应用于输入的触发脉冲数决定计数器中的数字。
有两种类型的触发:关卡触发和边缘触发

电平触发

在触发过程中，输出状态的变化是根据输入的主动电平进行的，这种触发过程称为电平触发。

关卡触发有两种类型

1.高级触发。

2.低电平触发。

高水平触发

在高电平触发中，触发器的输出仅在其启用输入处于高状态（即逻辑高或逻辑1）时改变。高电平触发的符号表示如下所示。

低电平触发

在低电平触发中，触发器的输出只在其使能输入处于低状态时改变，即逻辑低或逻辑0。低电平触发的符号表示如下所示。低电平触发通常由时钟输入上的气泡来识别。

边缘触发

在边缘触发中，只有当输入出现在时钟脉冲的任意一个转换时，输出才会发生变化，即从低到高(0到1)或从高到低(1到0)。

边缘触发有两种类型，它们是

1.正边缘触发。

2.负边缘触发。

正边缘触发

在正边触发中，只有当输入处于时钟脉冲输入的正边时输出才会改变，即从低到高(0到1)的过渡。
当需要触发器在低电平到高电平过渡状态下响应时，使用正边缘触发方法。正边触发的符号表示如下所示。

下降沿触发

在负边触发中，输出只在输入处于时钟脉冲输入的负边时发生变化，即从高到低(1到0)的过渡。

当需要触发器在高电平到低电平过渡状态下响应时，使用负边触发方法。负边触发的符号表示如下所示。

边缘触发优于关卡触发

最好使用边缘触发而不是关卡触发。这是因为电平触发可能会导致电路中的不稳定性，在电平触发触发器的特定情况下，当触发器的输出发生变化时，时钟脉冲同时被输入。从输出到输入的反馈导致了这种不稳定性。为了避免这种不稳定性，使用边缘触发触发器。

回到顶部